Sécurité des systèmes embarqués et composants électroniques

Sécurité des systèmes embarqués et composants électroniquesLe laboratoire Lab-STICC (UMR CNRS 6285, www.lab-sticc.fr) développe son expertise en cyber-sécurité des systèmes embarqués et des composants électroniques numériques sur le site de Lorient depuis 2001.

Dans ce contexte, les membres du laboratoire travaillant sur la thématique ont acquis les compétences, théoriques, pratiques et expérimentales nécessaires permettant l'étude, la conception, l'évaluation et la validation de systèmes sur puce complexes (systèmes multi-processeurs, accélérateurs matériels, réseaux sur puce) intégrant des mécanismes de protection face aux menaces visant les composants électroniques. Les travaux réalisés ont par exemple, menés à la conception d'architectures systèmes sécurisées, de coprocesseurs et accélérateurs cryptographiques, d'architectures de communication sur puce (bus, NoC) sécurisés et de mécanismes matériels de surveillance pour la détection de fautes et d'attaques pouvant violer les propriétés d'intégrité et de confidentialité du système.
Depuis 2016, le laboratoire travaille à la mise en place d'une plateforme d'évaluation de la sécurité des composants électroniques face aux attaques physiques par canaux cachés (consommation d'énergie, rayonnement électromagnétique, temps de calcul) et aux attaques par perturbations (injection de fautes).
Un objectif à moyen terme est la prise en compte de la dimension sécurité, en terme de robustesse aux attaques logicielles et matérielles, dans les outils de conception assistée par ordinateur pour aider les concepteurs de circuits intégrés numériques.

Perspectives

• Processeurs sécurisés pour les applications à très faible coût (permettant d'assurer les tâches de sécurité: primitives cryptographiques avec support matériel dédié à la sécurité du logiciel et des OS)
• Accélérateurs cryptographiques asymétriques (à base de courbes elliptiques et de réseaux euclidiens) robustes aux attaques physiques
• Support matériel sécurisé pour les infrastructures de clés publiques (PKI)
• Prise en compte d'arithmétiques avancées dans les outils de CAO de composants électroniques sécurisés
• Architecture logicielle/matérielle sécurisée pour les applications embarquées

Thèses (16 depuis 2001)

• Muhammad Asim Mukhtar, Secure Architecture for Embedded Systems (2017-2020)
• Timo Zijlstra, Secure Hardware Accelerators for Post-Quatum Cryptography (2017-2020)
• Libey Djath, Flexible Hardware Accelerators in RNS for Asymetric Cryptography with a High Level of Security (2017-2020) Co-supervision with Brest University
• Ghita Harcha, High Level Synthesis to Generate Cryptographic Secure Hardware Components  (2017-2020)
• Maria Mushtaq,  Consideration of Side-Channel Attacks in the Allocation of Resources within MPSoC (2016-2019)
• Muhammad Abdul Wahab, ARMHEx: A hardware extenstion for DIFT on ARM-based SoCs (2015-2018)
• Thomas Toublanc, Secure Gateway for Security in Network Control System, (2015-2018)
• Cyrielle Féron, Advanced Cryptography for Cyber-Security in Cloud Computing  (2015-2018)  Co-supervision with Brest University
• Maria Mendez, Enhanced OS Services for Security in Manycore Architectures (2014-2017)
• Vincent Migliore, Cryptoprocessor for Homomorphic Cryptography (2014-2017)
• Simon Fau, Crypto-Engines for Homomorphic Cryptography (2011-2014)
• Pascal Cotret, Distributed Security for Communications and Memories in a Multiprocessor Architecture (2009-2012)
• Jérémie Crenne, Embedded System Security (2008-2011)
• Michael Grand, Cryptoprocessor for Software Defined Radio (2008-2011)
• Romain Vaslin, Hardware Core for Off-chip Memory Security Management in Embedded Systems (2005-2008)
• Lilian Bossuet, Design space exploration of reconfigurable architectures (2001-2004)

Post-docs

• Nalesh Sivanandan, Design and prototype of a coarse-grained reconfigurable and secured crypto-processor (2018 - 2019)
• Satyajit Das, An Energy-Efficient and Flexible Solution for Near-Sensor Ultra-Low Power Secured Processing in Microcontroller-based IoT devices (2018)
• Arnab Kumar Biswas, multi-core/multiprocessor hardware-assisted DIFC system (2018 - 2019)
• Martha Johanna Sepulveda, Security implementation in communication structure for 3D SoC protection (2012 - 2013)
• Leandro Fiorin, Fault tolerance in Network on Chip (2013)
• Eduardo Wanderley, A Code Compression Method With Confidentiality and Integrity Checking (2006 - 2007)

Master thesis (8 depuis 2004)

• Satyajit Das, A Diffie Hellman reconfigurable security architecture in NOC-based MPSoC architectures (2014)
• Said Louizi, Firewall for communication protection within embedded systems (2011)
• Cedric Seguin, Reconfigurable architecture and security: how to handle remote partial reconfiguration securely (2010)
• Abdessalam Chafik, Communication protection within embedded systems (2010)
• Zui Tao, Asymetric Encryption Algorithm: Implemntation on Nios-based systems (2007)
• Sylvain Ducloyer, Hardware architecture for haching functions: Application to MD5/SHA-1/SHA-2 (2007)
• Arnaud Dumérat, Fault detection and fault tolerant ECC algorithm (2006)
• Jérémie Guillot, Cryptography and self dynamic reconfiguration on an FPGA platform (2004)

Projets collaboratifs de recherche (10 depuis 2014)

• PHC PERIDOT e-health.SECURE (2017 – 2019)
• CominLabs Labex Hardblare (2015 - 2018)
• CNRS PEPS INS3PECT (2017)
• CNRS PEPS HomCrypt (2016 - 2017)
• CominLabs  & Lebesgue Labex, Brittany Region HAH (Hardware and Arithmetic for Hyperelliptic Curves Cryptography) (2016-2017)
• FUI SPICA (2013 - 2017)
• ANR TSUNAMY (2013 - 2017)
• ANR SecReSoC (2010 - 2013)
• ANR ICTeR (2006 - 2009)
• DGA SANES (2004 - 2005)

Permanents

• Guy Gogniat 
• Vianney Lapotre
• Philippe Coussy

Collaborations universitaires étrangères

• Nanyang Technological University (NTU), Singapore
• Information Technology University (ITU), Lahore, Pakistan
• University of Massachusetts, Amherst, USA
• University College Cork UCC, Ireland
• Ruhr-Uni¬ver¬si¬ty of Bo¬chum (RUB), Germany
• TU Dresden, Germany